数字通信同步技术的matlab与fpga实现 altera/verilog版(第2版) 通讯 杜勇 新华正版
举报
构建数字通信技术理论知识和工程实践之间的桥梁！
-
作者:
杜勇
-
出版社:
电子工业出版社
-
ISBN:
9787121386428
-
出版时间:
2020-03
-
版次:
2
-
装帧:
平装
-
开本:
16开
-
页数:
322页
-
字数:
544千字
-
出版时间:
2020-03
-
版次:
2
-
装帧:
平装
-
开本:
16开
-
页数:
322页
-
字数:
544千字
售价
￥
60.20
6.1折
定价
￥99.00
品相
全新品相描述
上书时间2023-12-05
卖家超过10天未登录
手机购买
![]()
微信扫码访问
-
-
商品描述：
-
目录：
章同步技术的概念及fpga基础（1）
1.1数字通信中的同步技术（1）
1.2同步技术的实现方（3）
1.2.1两种不同的实现（3）
1.2.2常用的工程实现途径（4）
1.3fpga概念及其在信号处理中的应用（5）
1.3.1基本概念及发展历程（5）
1.3.2fpga的结构和工作（7）
1.3.3fpga在数字信号处理中的应用（14）
1.4altera器件简介（15）
1.5veriloghdl语言简介（17）
1.5.1hdl语言简介（17）
1.5.2veriloghdl的特点（18）
1.5.3veriloghdl的程序结构（19）
1.6fpga开发工具及设计流程（20）
1.6.1quartusii开发套件（20）
1.6.2modelsim软件（23）
1.6.3fpga的设计流程（25）
1.7matlab软件（28）
1.7.1matlab简介（28）
1.7.2matlab工作界面（28）
1.7.3matlab的特点及优势（29）
1.7.4matlab与quartusii的数据交互（30）
1.8fpga开发板crd500（31）
1.8.1crd500简介（31）
1.8.2crd500典型应用（33）
1.9小结（33）
第2章fpga实现数字信号处理基础（35）
2.1fpga中数的表示（35）
2.1.1莱布尼兹与二进制（35）
2.1.2定点数表示（36）
2.1.3浮点数表示（37）
2.2fpga中数的运算（40）
2.2.1加/减运算（40）
2.2.2乘运算（43）
2.2.3除运算（45）
2.2.4有效数据位的计算（45）
2.3有限字长效应（48）
2.3.1字长效应的产生因素（48）
2.3.2a/d转换器的字长效应（49）
2.3.3数字系统运算中的字长效应（50）
2.4fpga中的常用运算处理模块（52）
2.4.1加器模块（52）
2.4.2乘器模块（54）
2.4.3除器模块（57）
2.4.4浮点数运算模块（58）
2.4.5滤波器模块（59）
2.5小结（61）
第3章锁相环及应用（63）
3.1锁相环的（63）
3.1.1锁相环的模型（63）
3.1.2锁定与跟踪的概念（64）
3.1.3锁相环的基本能要求（65）
3.2锁相环的组成（66）
3.2.1鉴相器（66）
3.2.2环路滤波器（67）
3.2.3压控振荡器（68）
3.3锁相环的动态方程（68）
3.3.1非线相位模型（68）
3.3.2线相位模型（70）
3.3.3锁相环的传递函数（71）
3.4锁相环的能分析（72）
3.4.1暂态信号响应（72）
3.4.2锁相环的频率响应（74）
3.4.3锁相环的稳定（77）
3.4.4非线跟踪能（78）
3.4.5锁相环的捕获能（80）
3.4.6锁相环的噪声能（81）
3.5锁相环的应用（83）
3.5.1锁相环的两种跟踪状态（83）
3.5.2调频解调器（84）
3.5.3调相解调器（84）
3.5.4调幅信号的相干解调（85）
3.5.5锁相调频器（85）
3.5.6锁相调相器（86）
3.6小结（86）
第4章载波同步的fpga实现（88）
4.1载波同步的（88）
4.1.1载波同步的概念及实现方（88）
4.1.2锁相环的工作方式（89）
4.2锁相环的数字化模型（90）
4.2.1数字鉴相器（90）
4.2.2数字环路滤波器（91）
4.2.3数字控制振荡器（92）
4.2.4数字锁相环动态方程（93）
4.3输入信号建模与（94）
4.3.1工程实例需求（94）
4.3.2输入信号模型（95）
4.3.3输入信号的matlab（96）
4.4载波同步环的参数设计（99）
4.4.1体能参数设计（100）
4.4.2数字鉴相器设计（101）
4.4.3环路滤波器及数控振荡器设计（104）
4.5载波同步环的fpga实现（106）
4.5.1顶层模块的veriloghdl实现（106）
4.5.2iir滤波器的veriloghdl实现（108）
4.5.3环路滤波器的veriloghdl实现（112）
4.5.4载波同步环的fpga实现（114）
4.6载波同步环的测试（115）
4.6.1测试激励的veriloghdl设计（115）
4.6.2单载波输入信号的测试（117）
4.6.3调幅输入信号的测试（121）
4.6.4关于载波同步环参数的讨论（123）
4.7载波同步环的板载测试（125）
4.7.1硬件接电路（125）
4.7.2板载测试程序（126）
4.7.3板载测试验证（129）
4.8小结（130）
第5章抑制载波同步的fpga实现（131）
5.1抑制载波同步的（131）
5.1.1方环的工作（131）
5.1.2同相正交环的工作（132）
5.1.3判决反馈环的工作（134）
5.2输入信号建模与（135）
5.2.1工程实例需求（135）
5.2.2dk信号的调制及特征（135）
5.2.3dk信号传输模型及（137）
5.3方环的fpga实现（139）
5.3.1改进的方环（139）
5.3.2改进的方环能参数设计（139）
5.3.3带通滤波器设计（140）
5.3.4顶层模块的veriloghdl实现（142）
5.3.5带通滤波器的veriloghdl实现（145）
5.3.6低通滤波器的veriloghdl实现（149）
5.3.7fpga实现后的测试（151）
5.4同相正交环的fpga实现（153）
5.4.1同相正交环能参数设计（153）
5.4.2低通滤波器的veriloghdl实现（154）
5.4.3其他模块的veriloghdl实现（155）
5.4.4顶层模块的veriloghdl实现（156）
5.4.5fpga实现后的测试（159）
5.4.6同相支路的判决及码型变换（161）
5.5判决反馈环的fpga实现（163）
5.5.1判决反馈环的能参数设计（163）
5.5.2顶层模块的veriloghdl实现（164）
5.5.3积分判决模块的veriloghdl实现（167）
5.5.4fpga实现后的测试（169）
5.6方环的板载测试（171）
5.6.1硬件接电路（171）
5.6.2板载测试程序（171）
5.6.3板载测试验证（172）
5.7小结（173）
第6章自动频率控制的fpga实现（174）
6.1自动频率控制的概念（174）
6.2优选似然频差估计的fpga实现（175）
6.2.1优选似然频差估计的（175）
6.2.2优选似然频差估计的matlab（177）
6.2.3优选似然频差估计的fpga实现方（179）
6.3基于fft载波频率估计的fpga实现（181）
6.3.1离散傅里叶变换（181）
6.3.2fft算及matlab（183）
6.3.3fft核的使用（186）
6.3.4输入信号建模与matlab（188）
6.3.5基于fft频差估计的veriloghdl实现（189）
6.3.6fpga实现及测试（193）
6.4fsk信号调制/解调（194）
6.4.1数字频率调制（195）
6.4.2fsk信号的matlab（196）
6.4.3fsk信号的相干解调（199）
6.4.4afc环解调fsk信号的（200）
6.5afc环的fpga实现（202）
6.5.1afc环参数设计（202）
6.5.2顶层模块的veriloghdl实现（204）
6.5.3鉴频器模块的veriloghdl实现（207）
6.5.4fpga实现及测试（208）
6.6afc环的板载测试（209）
6.6.1硬件接电路（209）
6.6.2板载测试程序（210）
6.6.3板载测试验证（212）
6.7小结（213）
第7章数字锁相位同步技术的fpga实现（214）
7.1位同步的概念及实现方（214）
7.1.1位同步的概念（214）
7.1.2利用滤波提取位同步信号（215）
7.1.3利用数字锁相提取位同步信号（216）
7.2微分型位同步环的fpga实现（218）
7.2.1微分型位同步环的（218）
7.2.2顶层模块的veriloghdl实现（219）
7.2.3双相时钟模块的veriloghdl实现（221）
7.2.4微分鉴相模块的veriloghdl实现（223）
7.2.5单稳态触发器模块的veriloghdl实现（225）
7.2.6控制及分频模块的veriloghdl实现（226）
7.2.7位同步信号形成及移相模块的veriloghdl实现（228）
7.2.8fpga实现及测试（230）
7.3积分型位同步环的fpga实现（232）
7.3.1积分型位同步环的（232）
7.3.2顶层模块的veriloghdl实现（234）
7.3.3积分器模块的veriloghdl实现（236）
7.3.4鉴相模块的veriloghdl实现（238）
7.3.5fpga实现及测试（239）
7.4改进型位同步环的fpga实现（240）
7.4.1正交支路积分输出门限判决（240）
7.4.2数字滤波器的工作（242）
7.4.3徘徊滤波器的veriloghdl实现（243）
7.4.4徘徊滤波器的测试（244）
7.4.5改进型数字滤波器的工作（245）
7.4.6改进型数字滤波器的veriloghdl实现（246）
7.5微分型位同步环的板载测试（249）
7.5.1硬件接电路（249）
7.5.2板载测试程序（249）
7.5.3板载测试验证（250）
7.6小结（251）
第8章插值算位同步技术的fpga实现（252）
8.1插值算位同步技术的（252）
8.1.1插值算的体结构（252）
8.1.2内插滤波器的及结构（252）
8.1.3gardner定时误差检测算（254）
8.1.4环路滤波器与数控振荡器（256）
8.2插值算位同步技术的matlab（257）
8.2.1环路滤波器系数的设计（257）
8.2.2定时误差检测算的matlab程序（258）
8.2.3简化后插值算位同步技术的（263）
8.3插值算位同步技术的fpga实现（266）
8.3.1顶层模块的veriloghdl设计（266）
8.3.2内插滤波器模块的veriloghdl设计（267）
8.3.3定时误差检测及环路滤波器模块的veriloghdl设计（270）
8.3.4数控振荡器的veriloghdl设计（272）
8.3.5fpga实现后的测试（273）
8.4插值算位同步环的板载测试（274）
8.4.1硬件接电路（274）
8.4.2板载测试程序（275）
8.4.3板载测试验证（276）
8.5小结（277）
第9章帧同步技术的fpga实现（278）
9.1异步传输与同步传输的概念（278）
9.1.1异步传输的概念（278）
9.1.2同步传输的概念（279）
9.1.3异步传输与同步传输的区别（279）
9.2起止式同步的fpga实现（280）
9.2.1rs-232串通信协议（280）
9.2.2顶层模块的veriloghdl实现（282）
9.2.3时钟模块的veriloghdl实现（283）
9.2.4串接收模块的veriloghdl实现（285）
9.2.5串发送模块的veriloghdl实现（287）
9.2.6fpga实现及测试（289）
9.3帧同步码组及其检测（291）
9.3.1帧同步码组的选择（291）
9.3.2间隔式插入的检测（293）
9.3.3连贯式插入的检测（294）
9.3.4帧同步过程的几种状态（295）
9.4连贯式插入帧同步的fpga实现（296）
9.4.1实例要求及体模块设计（296）
9.4.2搜索态模块的veriloghdl实现及（298）
9.4.3校核态模块的veriloghdl实现及（302）
9.4.4同步态模块的veriloghdl实现及（306）
9.4.5帧同步的fpga实现及（311）
9.5串通信的板载测试（312）
9.5.1硬件接电路（312）
9.5.2板载测试验证（313）
9.6帧同步电路的板载测试（314）
9.6.1硬件接电路（314）
9.6.2板载测试程序（315）
9.6.3板载测试验证（317）
9.7小结（318）
参文献（319）
内容简介：
本书以altera公司的fpga为开发台，以matlab及veriloghdl为开发工具，详细阐述数字通信同步技术的fpga实现、结构、方和测试过程，并通过大量的工程实例分析fpga实现过程中的具体技术细节。本书主要内容包括fpga实现数字信号处理基础、锁相环、载波同步、自动频率控制、位同步、帧同步等。本书思路清晰、语言流畅、分析透彻，在简明阐述设计的基础上，注重对工程实践的指导，力求使读者在较短的时间内掌握数字通信同步技术的fpga设计知识和技能。作者精心设计了与本书配套的fpga开发板，详细介绍了工程实例的实验步骤及方，形成了从理论到实践的完整学过程，可以有效地加深读者对数字通信同步技术的理解。
![]()
孔网啦啦啦啦啦纺织女工火锅店第三课
开播时间：09月02日 10:30
即将开播，去预约
直播中，去观看
占位居中
