成功加入购物车
1版1印 平装大32开 品相良好
巴特纳格尔(Bhatnagar H.) 著; 张文俊 译 / 清华大学出版社 / 2007-06 / 平装
售价 ¥ 330.00
品相 九品品相描述
优惠 满包邮
延迟发货说明
上书时间2025-02-11
卖家超过10天未登录
高级ASIC芯片综合:使用SYNOPSYS DESIGN COMPILER PHGSICAL COMPIL
本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术,同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。
本书的重点是使用Synopsys工具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法,其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、lmkstolayout、物理综合和静态时序分析。在每个步骤中,确定了设计流程中每一部分的问题,并详细描述了解决方法。此外,对包括与时钟树综合和linkst0layo[1t等版图相关的问题也进行了较详细的论述。而且,本书还对Synosys基本的工艺库、HDL编码风格以及最佳的综合解决方案进行了深入探讨。
本书的读者对象是ASIC设计工程师和正在学习关于ASIC芯片综合以及DFT技术的VLSI高级课程的硕士研究生。
HimanshuBhamagar是位于美国加州新港海滩(NewportBeach)的科胜讯(Conexant)系统公司ASIC设计小组的领导。科胜讯系统公司是世界上最大的专门提供半导体通信电子产品的公司。Himanshu在使用Synopsys和其他EDA工具厂商提供的最新的高性能工具来定义下一代的ASIC设计流程方法学方面具有较深的造诣。
在加入科胜讯之前,Himanshu在新加坡ST微电子工作,该公司的总部位于法国Grenoble。他在斯旺西(Swansea)大学(英国威尔士)获得了电子与计算机科学专业的学士学位。在克莱姆森大学(美国南卡罗来纳州)获得了超大规模集成电路设计专业的硕士学位。
第1章ASIC设计方法学1.1 传统的设计流程1.1.1 规范和RTL编码1.1.2 动态仿真1.1.3 约束、综合和扫描插入1.1.4 形式验证1.1.5使用PrimeTime进行静态时序分析1.1.6 布局、布线和验证1.1.7 工程改变命令1.2 PhysicalCompiler流程1.2.1物理综合1.3小结第2章 入门指南静态时序分析与综合2.1设计示例2.2 初始设置2.3 传统流程2.3.1 布图前的步骤2.3.2 布图后步骤2.4 PhysicalCompiler流程2.5小结第3章 基本概念3.1 Synopsys产品3.2 综合环境3.2.1 启动文件3.2.2 系统库变量3.3 对象、变量和属性3.3.1 设计对象3.3.2 变量3.3.3 属性3.4 找寻设计对象3.5Synopsys格式3.6 数据组织3.7 设计输入3.8 编译指令3.8.1 HDL编译器指令3.8.2 VHDL编译器指令3.9小结第4章 Synopsys工艺库4.1工艺库4.1.1逻辑库4.1.2 物理库4.2 逻辑库基础4.2.1库类4.2.2库级属性4.2.3 环境描述4.2.4单元描述4.3 延时计算4.3.1 延时模型4.3.2 延时计算问题4.4 何谓好库?4.5小结第5章 划分和编码风格5.1综合划分5.2 何谓RTL?5.2.1 软件与硬件5.3 通用指导方针5.3.1工艺无关5.3.2 时钟相关逻辑5.3.3 顶层没有粘合逻辑……第6章 设计约束第7章 优化设计第8章 可测性设计第9章 LINKSTOLAYOUT和布图后优化——包括时钟树插入第10章 物理综合第11章 SDF生成——为动态时序仿真第12章 PRIMETIME基础第13章 静态时序分析——使用PrimeTime附录A 使用PhysicalCompiler的一个新的时序闭合方法附录B Makefile实例
展开全部
图2
图3
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30