成功加入购物车
马鸣锦 著 / 清华大学出版社 / 2007-04 / 平装
售价 ¥ 80.00
品相 八五品
上书时间2021-11-22
PCI、PCI-X和PCI Express的原理及体系结构
PCIExpress是一种新的IO互连结构,被称为第三代本地IO总线,与其前任总线(PCI/PCIX)相比,在总线结构上采取了根本性的变革,以满足现在的及将来的处理器和外围设备提出的更高的带宽要求。本书首先对PCI/PCIX总线架构作了全面、简要的介绍;然后在整体描述PCIExpress架构的基础上,逐一对PCIExpress所采用的新方法、新思路和新技术进行了深入的描述与讨论;最后完整地介绍了与PCI兼容的PCIExpress配置机制及配置寄存器。使读者在了解新一代IO互连结构的过程中获得计算机体系结构方面的理论和知识,提高计算机系统硬件和软件的开发能力。
本书可作为高等院校计算机专业及相关研究领域的研究生教材,可为从事相关专业本科教学的老师提供教学参考,对于从事个人计算机系统设计和应用开发的科技人员来说,也是一本内容翔实,可读性强的参考书。
第1章 PCI及PCI-X架构综述1.1 PCI架构综述1.1.1 基于PCI总线的结构1.1.2 PCI总线信号的定义和功能1.1.3 PCI总线的事务类型1.1.4 系统地址空间及PCI地址空间映射1.1.5 PCI总线主要的总线操作1.1.6 改进的PCI总线系统1.1.7 PCI总线结构的局限性1.2 PCI-X架构简述1.2.1 寄存器-寄存器的信号传送协议1.2.2 PCI-X提高总线效率的改进措施1.2.3 PCI-X支持消息通知中断MSI1.2.4 PCI-X1.0总线平台例第2章 PCIExpress架构概览2.1 PCIExpress的拓扑结构2.1.1 PCIExpress结构的基本元素2.1.2 PCIExpress系统示例2.1.3 系统拓扑结构示例2.2 PCIExpress事务介绍2.2.1 PCIExpress事务协议简述2.2.2 PCIExpress事务举例2.3 PCIExpress设备的层次2.3.1 设备层及相应的包2.3.2 PCIExpress设备各层的关键功能第3章 事务层包和事务路由3.1 事务层包TLP3.1.1 TLP的组装与拆解3.1.2 TLP结构3.1.3 请求事务和完成事务的TLP3.2 地址空间和事务路由3.2.1 事务层包的路由基础3.2.2 与路由有关的即插即用配置3.2.3 事务层包的路由机制第4章 数据链路层包和ACK/NAK链路传输协议4.1 数据链路层包DLLP4.1.1 DLLP的组装与拆解4.1.2 DLLP的类型和结构4.1.3 DLLP的包格式4.2 ACK/NAK链路传输协议4.2.1 ACK/NAK协议概览4.2.2 发送方ACK/NAK协议4.2.3 接收方ACK/NAK协议4.2.4 包的处理优先序4.2.5 关于ACK/NAK协议可靠传递TLP的例证4.3 交换开关的直通模式4.3.1 交换开关对直通模式的需求4.3.2 交换开关的直通模式第5章 传输类别、虚通道和仲裁5.1 服务质量的概念5.2 传输类别和虚通道5.2.1 VC配置寄存器的结构5.2.2 VC分配和TC映射5.3 仲裁5.3.1 虚通道仲裁5.3.2 端口仲裁5.3.3 非交换开关的端口仲裁和VC仲裁第6章 流控制协议6.1 流控制概念6.2 流控制机构的组成6.2.1 流控制缓冲器6.2.2 流控制包6.2.3 流控制机构的元素及其作用6.3 流控制机构的操作示例6.3.1 初始化之后的流控制6.3.2 流控制缓冲器填满6.3.3 流控制信用量循环指针的翻转6.3.4 FC缓冲器溢出错误检查6.4 流控制信用量的通报数量6.4.1 不限定的流控制信用量的通报6.4.2 通报信用量的最少数量要求6.5 流控制初始化和流控制更新6.5.1 流控制初始化的过程与步骤6.5.2 流控制初始化之后的流控制更新第7章 事务排序7.1 基本的排序规则7.1.1 生产者/消费者模型7.1.2 PCIExpress的基本排序规则7.2 宽松排序7.2.1 RO对存储器写和消息事务的影响7.2.2 RO对存储器读事务的影响7.2.3 基于强排序和RO属性的基本排序规则7.3 强排序规则的修正7.3.1 强排序引起的事务阻塞7.3.2 弱排序修正方案7.4 支持PCI总线和避免死锁第8章 中断8.1 消息信号中断8.1.1 MSI能力寄存器组及其配置步骤8.1.2 MSI中断请求的生成8.1.3 使用MSI中断的注意事项8.2 虚拟INTx信号中断8.2.1 PCI的中断提交方法8.2.2 虚拟INTx#信号发送8.2.3 INTx消息传递相关的规则第9章 物理层9.1 逻辑物理层的发送逻辑9.1.1 多路控制逻辑9.1.2 字节剥解9.1.3 乱序器9.1.4 8/10b编码9.1.5 发送逻辑的其他有关事项9.2 逻辑物理层的接收逻辑9.2.1 Rx时钟还原与串/并转换9.2.2 符号锁定9.2.3 去除通路间的时差9.2.4 接收器时钟补偿逻辑9.2.5 8/10b译码器9.2.6 除乱序器9.2.7 解除字节剥解逻辑和过滤器9.2.8 物理层错误处理9.3 电气物理层9.3.1 差分驱动器和差分接收器9.3.2 高速电气信号传送的一些要求9.3.3 探测接收器9.3.4 电气闲9.3.5 减重(预加重)9.3.6 发送器驱动器的特性9.3.7 输入接收器的特性9.3.8 各电源状态下的电气物理层状态第10章 系统复位10.1 两类系统复位10.1.1 基本复位10.1.2 带内复位10.2 复位退出10.3 将链路从L2低功耗状态唤醒第11章 链路训练和初始化11.1 链路训练和初始化的内容11.2 链路训练和初始化期间所使用的有序集11.2.1 TS1和TS2有序集11.2.2 其余有序集11.3 链路训练和状态机11.3.1 Detect状态11.3.2 Polling状态11.3.3 Configuration状态11.3.4 L0状态11.3.5 L0s状态11.3.6 L1状态11.3.7 L2状态11.3.8 Recovery状态11.3.9 HotReset状态11.3.10 Disable状态11.3.11 Loopback状态11.4 LTSSM有关的配置寄存器11.4.1 链路能力寄存器11.4.2 链路状态寄存器11.4.3 链路控制寄存器第12章 电源管理12.1 电源管理配置软件的基础12.1.1 PCIPM基础12.1.2 电源管理状态的定义及设备运行环境信息的定义12.1.3 PCIExpress电源管理与ACPI12.2 功能的电源管理12.2.1 设备的PM状态12.2.2 PM能力寄存器组12.3 链路的活跃状态电源管理12.3.1 活跃状态电源管理概述12.3.2 L0s状态12.3.3 L1ASPM状态12.3.4 ASPM退出等待时间12.4 软件发起的链路电源管理12.4.1 D1/D2/D3Hot和L1状态12.4.2 L2/L3Ready状态12.5 链路唤醒协议和PME的产生12.5.1 PME消息及相关事宜12.5.2 唤醒非通信链路12.5.3 辅助电源第13章 热插拔13.1 PCIExpress的热插拔环境与硬软件组成要素13.1.1 PCI和PCIExpress热插拔之间的不同13.1.2 热插拔所涉及的软件13.1.3 热插拔所涉及的硬件13.2 卡拔出和插入的过程13.2.1 On和Off状态13.2.2 卡拔出步骤13.2.3 卡插入过程13.3 标准化的使用模型13.3.1 标准用户接口13.3.2 标准的热插拔控制信号接口13.4 热插拔控制器编程接口13.4.1 插槽能力寄存器13.4.2 插槽控制寄存器13.4.3 插槽状态寄存器13.4.4 卡插槽与服务器IO模块13.5 插槽号13.6 热插拔原语第14章 错误检测和处理14.1 PCIExpress错误管理概述14.1.1 PCIExpress错误检测范围14.1.2 错误报告渠道14.1.3 错误分类14.2 PCIExpress的错误源14.2.1 ECRC的产生和检查14.2.2 数据中毒14.2.3 TC到VC的映射错误14.2.4 链路流控制有关的错误14.2.5 畸形事务层包14.2.6 分割事务错误14.3 错误分类及错误报告方法14.3.1 错误分类14.3.2 错误报告方法14.4 基本的错误检测和处理14.4.1 PCI兼容的错误报告机制14.4.2 PCIExpress的错误报告机制14.5 高级的错误报告机制14.5.1 ECRC的产生和检查14.5.2 高级可纠正错误的处理14.5.3 高级不可纠正错误的处理14.5.4 错误日志14.5.5 根复合体的错误跟踪和报告14.6 错误处理流程第15章 PCIExpress配置机制及系统枚举15.1 PCIExpress的配置空间15.1.1 配置空间的作用15.1.2 配置空间的层次和大小15.1.3 配置空间的布局结构15.2 PCIExpress的配置访问机制15.2.1 PCI兼容的配置访问机制15.2.2 PCIExpress增强的配置访问机制15.2.3 关于初始的配置访问的一些时间规定15.3 PCIExpress枚举15.3.1 对具有单个根复合体系统的枚举15.3.2 对具有多个根复合体系统的枚举15.4 与系统枚举和系统拓扑有关的一些问题15.4.1 根复合体和交换开关内的多功能设备15.4.2 嵌入根复合体和交换开关内的端点15.4.3 设备ID的获知和记忆第16章 PCI兼容的配置寄存器16.1 类型0配置头标区16.1.1 用来识别设备驱动程序的寄存器16.1.2 头标类型寄存器16.1.3 BIST寄存器16.1.4 能力指针寄存器16.1.5 CardBus卡信息结构指针寄存器16.1.6 命令寄存器16.1.7 状态寄存器16.1.8 基地址寄存器16.1.9 扩充ROM及扩充ROM基地址寄存器16.1.10 中断线寄存器16.1.11 中断引脚寄存器16.2 类型1配置头标区16.2.1 总线号寄存器16.2.2 基本的事务过滤机制16.2.3 桥的IO过滤器16.2.4 桥的可预取存储器过滤器16.2.5 桥的存储器映射IO过滤器16.2.6 桥的命令和控制寄存器16.2.7 桥的状态和次级状态寄存器16.3 PCI兼容的能力寄存器组16.3.1 底板和插槽16.3.2 底板/插槽编号有关的寄存器16.3.3 两个例子第17章 PCIExpress专用配置寄存器17.1 PCIExpress能力寄存器组17.1.1 PCIExpress能力寄存器17.1.2 设备能力寄存器17.1.3 设备控制寄存器17.1.4 设备状态寄存器17.1.5 链路能力寄存器17.1.6 链路控制寄存器17.1.7 链路状态寄存器17.1.8 插槽能力寄存器17.1.9 插槽控制寄存器17.1.10 插槽状态寄存器17.1.11 根控制寄存器17.1.12 根状态寄存器17.2 PCIExpress的扩展能力寄存器组17.2.1 高级的错误报告能力寄存器组17.2.2 虚通道能力寄存器组17.2.3 设备序列号能力寄存器组17.2.4 电源预算能力寄存器组17.3 根复合体寄存器块附录A PCIExpress插卡连接器的引脚附录B 分类码附录C 高级交换附录D 中英文名词索引参考文献
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30