成功加入购物车
图书条目标准图
[美] 约翰逊 、[美] 格雷厄姆 著; 沈立 译 / 电子工业出版社 / 2010-04 / 平装
售价 ¥ 198.00
品相 九品
优惠 满包邮
延迟发货说明
上书时间2024-05-09
卖家超过10天未登录
高速数字设计
《高速数字设计》是信号完整性领域的一部经典著作,其英文版已重印超过20次。全书结合了数字和模拟电路理论,对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了深入浅出的讨论和研究,其中不仅包括关于高速数字设计中EMC方面的许多实用信息,还包括许多有价值的测试技术。另外,书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。《高速数字设计》综合了数字和模拟设计技术,对数字电路设计人员提高设计技能、缩短其产品的开发周期、精通信号完整性技术等都大有裨益。
《高速数字设计》通俗易懂,是高速数字设计人员的必备参考书,实用性很强,独特地将理论与实践方法相结合,适合从事模拟和数字电路设计的相关人员使用。《高速数字设计》可作为大专院校相关专业师生的教学参考,对于体系结构设计人员、EMC专家、印刷电路板设计和布线专业人士也是一本极具价值的参考书。
HowardJohnson,1982年在美国莱斯大学获得博士学位后专攻高速数字通信和数字信号处理系统的设计,在数字设计领域有近50年的经验,一直从节数字电子设计和咨询业务,服务于全球的数字工程师,并在英国牛津大学授课。
第1章基础知识1.1频率与时间1.2时间与距离1.3集总与分布系统1.4关于3dB和RMS频率的解释1.54种类型的电抗1.6普通电容1.7普通电感1.8估算衰减时间的更好方法1.8.1测量一个响应曲线下的总面积1.8.2应用到图1.15中1.9互容1.9.1互容与串扰的关系1.9.2端接电阻之间的互容1.10互感231.10.1互感与串扰的关系1.10.2磁耦合环路的反向1.10.3容性耦合与感性耦合的比率第2章逻辑门电路的高速特性2.1一种年代久远的数字技术的发展历史2.2功率2.2.1静态和动态功耗2.2.2驱动容性负载时的动态功耗2.2.3叠加偏置电流产生的动态功耗2.2.4输入功率2.2.5内部功耗2.2.6驱动电路功耗2.2.7输出功耗2.3速度2.3.1电压突变的影响,dV/dt2.3.2电流突变的影响,dI/dt2.3.3电压容限2.4封装2.4.1引脚电感2.4.2引脚电容2.4.3热传导(QJC和QCA)第3章测量技术3.1示波器探头的上升时间和带宽3.2探头接地环路的自感3.2.1计算接地环路电感3.2.2算出10%~90%上升时间3.2.3估算电路的Q值3.2.4结果的重要性3.3探头接地环路检测到的假信号3.3.1环路A的变化电流3.3.2环路A和环路B的互感3.3.3应用互感的定义3.3.4磁场检测器3.4探头是如何加重电路负载的3.5特殊的探头构造3.5.1自制的21:1探头3.5.2低电感接地环路的夹具3.5.3嵌入式探测夹具3.6避免检测到来自探头外壳电流的信号3.7观测一个串行数据传输系统3.8降低系统时钟3.9观测串扰3.9.1关掉原始信号3.9.2关掉串扰3.9.3产生人为的串扰3.10测量工作容限3.10.1附加噪声3.10.2宽总线的时序调整3.10.3电源3.10.4温度3.10.5数据吞吐量3.11观察亚稳态3.11.1测量亚稳态3.11.2理解亚稳态的特性3.11.3长判决时间的证据3.11.4亚稳态问题的解决方法第4章传输线4.1普通点对点布线的缺点4.1.1点对点布线的信号畸变4.1.2点对点布线的EMI4.1.3点对点布线中的串扰4.2无限均匀传输线4.2.1理想的无畸变、无损耗传输线4.2.2有损耗的传输线4.2.3趋肤效应4.2.4邻近效应4.2.5介电损耗4.3源端及负载阻抗的影响4.3.1传输线上的反射4.3.2末端端接4.3.3源端端接4.3.4短线4.3.5不良端接传输线的建立时间4.4传输线的特殊实例4.4.1未端接线路4.4.2连接在线路中间的容性负载4.4.3等间隔的容性负载4.4.4直角弯曲4.4.5延迟线4.5线路阻抗和传播延迟4.5.1传输线参数的控制4.5.2同轴电缆的计算公式4.5.3双绞线的计算公式4.5.4微带线的简单公式集4.5.5带状线的简单公式集第5章地平面和叠层5.1高速电流沿着电感最小路径前进5.2完整地平面的串扰5.3开槽地平面的串扰5.4平行交叉地平面的串扰5.5指状电源和地线的串扰5.6保护走线5.7近端和远端串扰5.7.1感性耦合机制5.7.2容性耦合机制5.7.3互感和互容的混合耦合5.7.4近端串扰如何变成一个远端问题5.7.5展示两线之间串扰的特征5.7.6使用串联端接减少串扰5.8印刷电路板如何叠层5.8.1电源和地的规划5.8.2机框层5.8.3选择走线尺寸5.8.4布线密度和走线层数5.8.5经典层叠5.8.6高速板的特别提示第6章端接6.1末端端接器6.1.1末端端接器的上升时间6.1.2末端端接器的直流偏置6.1.3末端端接器中采用的其他拓扑结构6.1.4末端端接器的功耗6.2源端端接器6.2.1源端端接的阻抗值6.2.2源端端接的上升时间6.2.3源端端接可以得到比较理想的阶跃响应6.2.4源端端接所需的驱动电流6.2.5源端端接的其他拓扑结构6.2.6源端端接器的功耗6.3中间端接器6.4末端端接器的交流偏置6.4.1容性端接的直流不平衡6.4.2差分线的末端端接器6.5电阻的选择6.5.1端接电阻的准确性6.5.2端接电阻的功耗6.5.3端接电阻的串联电感6.6端接器中的串扰6.6.1相邻实芯电阻的串扰6.6.2相邻表面贴装电阻的串扰6.6.3单列直插(SIP)端接电阻的串扰第7章通孔7.1通孔的机械特性7.1.1制作完成后的通孔直径7.1.2通孔焊盘大小的要求7.1.3间隔要求:空隙7.1.4走线密度与通孔焊盘大小7.2通孔的电容7.3通孔的电感7.4返回电流及其与通孔的关系第8章电源系统8.1提供稳定的电压参考8.2分配统一的电压8.2.1电源分配线的阻抗8.2.2电源分配线的电感8.2.3板级滤波8.2.4单独集成电路的局部滤波8.2.5电源平面和地平面的电容8.2.6测量电源分配系统阶跃响应的测试夹具8.3一般情形的电源分配问题8.3.1TTL-ECL混合系统中的随机ECL错误8.3.2分配线中的压降过大8.3.3插入电路板时的电源脉冲干扰8.3.4电源分配线的EMI辐射8.4选择旁路电容8.4.1电容的等效串联电阻和引脚电感8.4.2电容特性与封装的关系8.4.3表面贴装的电容8.4.4集成电路下面安装的电容8.4.5三种类型的电介质8.4.6电压等级和使用期限的安全容限第9章连接器9.1互感——连接器如何引起串扰9.1.1估算串扰9.1.2如何通过接地改变返回电流路径9.2串联电感——连接器怎样产生电磁干扰9.3寄生电容——用在多支路总线上的连接器9.3.1引脚到引脚的电容9.3.2电路走线电容9.3.3接收器和驱动器电容9.3.4均匀间隔负载9.3.5低速总线9.4连接器中耦合的测量9.4.1接地引脚和信号引脚9.4.2脉冲发生器和源端阻抗9.4.3传输线上的端接阻抗9.4.4模拟接收线的源端阻抗9.4.5匹配电阻9.5连接器下地线的连续性9.6采用外部连接解决EMI问题9.6.1滤波9.6.2屏蔽9.6.3共模扼流圈9.7高速应用的特殊连接器9.7.1AMPZ型点对点连接器9.7.2Augat点对点连接器9.7.3Teradyne多支路总线连接器9.8穿过连接器的差分信号9.9连接器的电源管理特性第10章扁平电缆25410.1扁平电缆的信号传播10.1.1扁平电缆的频率响应10.1.2扁平电缆的上升时间10.1.3测量上升时间10.2扁平电缆的串扰10.2.1串扰的基本计算10.2.2多地的效果10.2.3双绞线的效果10.2.4串扰的测量10.2.5扁平电缆的堆叠10.3扁平电缆连接器10.3.1连接器的电感10.3.2连接器的电容10.3.3减少寄生效应的交错连接10.4扁平电缆的电磁干扰10.4.1金属箔缠绕10.4.2单面屏蔽10.4.3折叠(圆)屏蔽电缆第11章时钟分配11.1定时裕量11.2时钟偏移11.3使用低阻抗驱动器11.4使用低阻抗的时钟分配线11.5多路时钟线的源端端接11.6控制时钟线上的串扰11.7延时的调整11.7.1固定延时11.7.2可调整延时11.7.3自动可编程延时11.8差分信号分配11.9时钟信号的占空比11.10消除时钟中继器的寄生电容11.11时钟总线上时钟接收器的去耦第12章时钟振荡器12.1使用罐装的时钟振荡器12.1.1频率指标12.1.2允许的工作条件12.1.3电气特性12.1.4机械结构12.1.5生产问题12.1.6可靠性12.1.7控制与调整12.2时钟抖动12.2.1时钟抖动何时事关重大12.2.2测量时钟抖动12.2.3测量电源的抗扰度12.2.4时钟源的电源滤波附录A记忆要点附录B计算上升时间附录CMathCad公式参考书目索引
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30