成功加入购物车
无字迹划线
杜勇 著 / 电子工业出版社 / 2015-03 / 平装
售价 ¥ 398.00
品相 九品
优惠 满包邮
延迟发货说明
上书时间2020-12-08
卖家超过10天未登录
数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版
《数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(附光盘)》以Altera公司的FPGA器件为开发平台,采用MATLAB及Verilog HDL语言为开发工具,详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程,并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FPGA实现数字信号处理基础、锁相环技术原理、载波同步、自动频率控制、位同步、帧同步技术的设计与实现等内容。本书思路清晰、语言流畅、分析透彻,在简明阐述设计原理的基础上,主要追求对工程实践的指导性,力求使读者在较短的时间内掌握数字通信同步技术的FPGA设计知识和技能。《数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(附光盘)》的配套光盘收录了完整的MATLAB及Verilog HDL实例工程代码,有利于工程技术人员进行参考学习。
杜勇,男,高级工程师,1976年生,硕士学位,毕业于国防科技大学,现工作于酒泉卫星发射中心。承担的项目共计4项,主要方向为无线通信技术的设计与实现,均为项目负责人,主要承担项目总体方案设计、核心算法设计及FPGA实现、硬件电路板的设计等工作。
第1章同步技术的概念及FPGA基础1.1数字通信中的同步技术1.2同步技术的实现方法1.2.1两种不同的实现原理1.2.2常用的工程实现途径1.3FPGA概念及其在信号处理中的应用1.3.1基本概念及发展历程1.3.2FPGA的结构和工作原理1.3.3FPGA在数字信号处理中的应用1.4Altera器件简介1.5VerilogHDL语言简介1.5.1HDL语言简介1.5.2VerilogHDL语言特点1.5.3VerilogHDL程序结构1.6FPGA开发工具及设计流程1.6.1QuartusII开发套件1.6.2ModelSim仿真软件1.6.3FPGA设计流程1.7MATLAB软件1.7.1MATLAB软件介绍1.7.2MATLAB工作界面1.7.3MATLAB的特点及优势1.7.4MATLAB与Quartus的数据交互1.8小结第2章FPGA实现数字信号处理基础2.1FPGA中数的表示2.1.1莱布尼兹与二进制2.1.2定点数表示2.1.3浮点数表示2.2FPGA中数的运算2.2.1加/减法运算2.2.2乘法运算2.2.3除法运算2.2.4有效数据位的计算2.3有限字长效应2.3.1字长效应的产生因素2.3.2A/D转换器的字长效应2.3.3系统运算中的字长效应2.4FPGA中的常用处理模块2.4.1加法器模块2.4.2乘法器模块2.4.3除法器模块2.4.4浮点运算模块2.4.5滤波器模块2.5小结第3章锁相技术原理及应用3.1锁相环的工作原理3.1.1锁相环路的模型3.1.2锁定与跟踪的概念3.1.3环路的基本性能要求3.2锁相环的组成3.2.1鉴相器3.2.2环路滤波器3.2.3压控振荡器3.3锁相环路的动态方程3.3.1非线性相位模型3.3.2线性相位模型3.3.3环路的传递函数3.4锁相环路的性能分析3.4.1暂态信号响应3.4.2环路的频率响应3.4.3环路的稳定性3.4.4非线性跟踪性能3.4.5环路的捕获性能3.4.6环路的噪声性能3.5锁相环路的应用3.5.1环路的两种跟踪状态3.5.2调频解调器3.5.3调相解调器3.5.4调幅信号的相干解调3.5.5锁相调频器3.5.6锁相调相器3.6小结第4章载波同步的FPGA实现4.1载波同步的原理4.1.1载波同步的概念及实现方法4.1.2锁相环的工作方式4.2锁相环路的数字化模型4.2.1数字鉴相器4.2.2数字环路滤波器4.2.3数字控制振荡器4.2.4数字环路的动态方程4.3输入信号建模与仿真4.3.1工程实例需求4.3.2输入信号模型4.3.3输入信号的MATLAB仿真4.4载波同步环的参数设计4.4.1总体性能参数设计4.4.2数字鉴相器设计4.4.3环路滤波器及数控振荡器设计4.5载波同步环的FPGA实现4.5.1顶层模块的VerilogHDL实现4.5.2IIR低通滤波器的VerilogHDL实现4.5.3环路滤波器的VerilogHDL实现4.5.4同步环路的FPGA实现4.6载波同步环的仿真测试4.6.1测试激励的VerilogHDL设计4.6.2单载波输入信号的仿真测试4.6.3调幅波输入信号的仿真测试4.6.4关于载波环路参数的讨论4.7小结第5章抑制载波同步的FPGA实现5.1抑制载波同步的原理5.1.1平方环工作原理5.1.2同相正交环工作原理5.1.3判决反馈环工作原理5.2输入信号建模与仿真5.2.1工程实例需求5.2.2DPSK调制原理及信号特征5.2.3DPSK信号传输模型及仿真5.3平方环的FPGA实现5.3.1改进的平方环原理5.3.2环路性能参数设计5.3.3带通滤波器设计5.3.4顶层模块的VerilogHDL实现5.3.5带通滤波器的VerilogHDL实现5.3.6低通滤波器的VerilogHDL实现5.3.7FPGA实现后的仿真测试5.4同相正交环的FPGA实现5.4.1环路性能参数设计5.4.2低通滤波器VerilogHDL实现5.4.3其他模块的VerilogHDL实现5.4.4顶层模块的VerilogHDL实现5.4.5FPGA实现后的仿真测试5.4.6同相支路的判决及码型变换5.5判决反馈环的FPGA实现5.5.1环路性能参数设计5.5.2顶层模块的VerilogHDL实现5.5.3积分判决模块的VerilogHDL实现5.5.4FPGA实现后的仿真测试5.6小结第6章自动频率控制的FPGA实现6.1自动频率控制的概念6.2最大似然频偏估计的FPGA实现6.2.1最大似然频偏估计的原理6.2.2最大似然频偏估计的MATLAB仿真6.2.3频偏估计的FPGA实现方法6.3基于FFT载频估计的FPGA实现6.3.1离散傅里叶变换6.3.2FFT算法原理及MATLAB仿真6.3.3FFT核的使用6.3.4输入信号建模与MATLAB仿真6.3.5基于FFT载频估计的VerilogHDL实现6.3.6FPGA实现及仿真测试6.4FSK信号调制解调原理6.4.1数字频率调制6.4.2FSK信号的MATLAB仿真6.4.3FSK相干解调原理6.4.4AFC环解调FSK信号的原理6.5AFC环的FPGA实现6.5.1环路参数设计6.5.2顶层模块的VerilogHDL实现6.5.3鉴频器模块的VerilogHDL实现6.5.4FPGA实现及仿真测试6.6小结第7章位同步技术的FPGA实现7.1位同步的概念及实现方法7.1.1位同步的概念7.1.2滤波法提取位同步7.1.3数字锁相环位同步法7.2微分型位同步的FPGA实现7.2.1微分型位同步的原理7.2.2顶层模块的VerilogHDL实现7.2.3双相时钟信号的VerilogHDL实现7.2.4微分鉴相模块的VerilogHDL实现7.2.5单稳触发器的VerilogHDL实现7.2.6控制及分频模块的VerilogHDL实现7.2.7位同步形成及移相模块的VerilogHDL实现7.2.8FPGA实现及仿真测试7.3积分型位同步的FPGA实现7.3.1积分型位同步的原理7.3.2顶层模块的VerilogHDL实现7.3.3积分模块的VerilogHDL实现7.3.4鉴相模块的VerilogHDL实现7.3.5FPGA实现及仿真测试7.4改进位同步技术的FPGA实现7.4.1正交支路积分输出门限判决法7.4.2数字式滤波器法的工作原理7.4.3随机徘徊滤波器的VerilogHDL实现7.4.4随机徘徊滤波器的仿真测试7.4.5改进的数字滤波器工作原理7.4.6改进滤波器的VerilogHDL实现7.5小结第8章帧同步技术的FPGA实现8.1异步传输与同步传输的概念8.1.1异步传输的概念8.1.2同步传输的概念8.1.3异步传输与同步传输的区别8.2起止式同步的FPGA实现8.2.1RS-232串口通信协议8.2.2顶层模块的VerilogHDL实现8.2.3时钟模块的VerilogHDL实现8.2.4数据接收模块的VerilogHDL实现8.2.5数据发送模块的VerilogHDL实现8.2.6FPGA实现及仿真测试8.3帧同步码组及其检测原理8.3.1帧同步码组的选择8.3.2间隔式插入法的检测原理8.3.3连贯式插入法的检测原理8.3.4帧同步的几种状态8.4连贯式插入法帧同步的FPGA实现8.4.1实例要求及总体模块设计8.4.2搜索模块的VerilogHDL实现及仿真8.4.3校核模块的VerilogHDL实现及仿真8.4.4同步模块的VerilogHDL实现及仿真8.4.5帧同步系统的FPGA实现及仿真8.5小结参考文献
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30