成功加入购物车
徐惠民 、 安德宁 著 / 机械工业出版社 / 2010-02 / 平装
售价 ¥ 15.00
日常价 ¥25.00
品相 九五品
优惠 满包邮
延迟发货说明
上书时间2022-07-17
卖家超过10天未登录
数字逻辑设计与VHDL描述(第2版)
《数字逻辑设计与VHDL描述(第2版)》是为适应21世纪需要而编写的“数字逻辑设计与VHDL描述”教材。《数字逻辑设计与VHDL描述》在保留“数字电路与逻辑设计”的系统性和完整性基础上,详细介绍了用VHDL硬件描述语言对数字电路和系统进行描述和设计的方法。全书包括数字逻辑设计基础,以CMOS为主的数字集成电路,组合电路的分析、设计和描述,时序电路的分析、设计和描述,可编程逻辑器件,数字系统的描述和设计。《数字逻辑设计与VHDL描述》最后提供了数字逻辑电路实验和课程设计题目。全书强调基本概念和基本方法,每章都有相当数量的习题。
《数字逻辑设计与VHDL描述(第2版)》可作为高等院校通信与信息专业的教材,也可供相关技术人员培训使用。
第1章数制与编码1.1进位计数制1.1.1基数和权1.1.22n进制数之间的转换1.1.3十进制数和2n进制数之间的转换1.2二-十进制编码1.2.1几种二-十进制编码1.2.2二-十进制代码的加法1.3格雷(Gray)码1.4差错检测码1.4.1奇偶校验码1.4.2五中取二码和六中取二码1.5习题第2章逻辑代数基础2.1基本概念2.1.1逻辑变量和逻辑函数2.1.2基本逻辑运算2.1.3导出逻辑运算2.1.4逻辑函数的表示方法2.2逻辑代数的定理和规则2.2.1逻辑代数的基本定律2.2.2常用公式2.2.3展开定理2.2.4逻辑代数的三个规则2.3逻辑函数的标准表达式2.3.1标准"与或"式2.3.2标准"或与"式2.3.3不完全确定的逻辑函数2.4逻辑函数的化简方法2.4.1逻辑函数式的化简目标2.4.2代数化简法2.4.3卡诺图法化简逻辑函数2.5习题第3章集成逻辑门电路3.1概述3.1.1电压电平3.1.2正逻辑和负逻辑3.2MOS晶体管3.2.1MOS晶体管的分类3.2.2MOS管的三个工作区3.2.3MOS管的开关时间3.3CMOS反相器3.3.1CMOS反相器的结构及工作原理3.3.2CMOS反相器的电压传输特性3.3.3CMOS反相器的功耗3.3.4CMOS反相器的开关时间3.4CMOS其他逻辑门电路3.4.1CMOS与非门3.4.2CMOS或非门3.4.3门的输入端数的扩展3.4.4缓冲门、与门及或门3.4.5CMOS与或非门和异或门3.4.6CMOS传输门3.5CMOS集成电路的输出结构3.5.1推挽输出3.5.2三态输出3.5.3漏极开路输出3.5.4施密特触发器3.6CMOS逻辑系列3.6.1HC和HCT系列3.6.2VHC和VHCT3.6.3FAC和FACT3.6.4CMOS电路使用中应注意的问题3.7双极型集成逻辑电路3.7.1晶体三极管非门3.7.2肖特基晶体三极管3.8TTL逻辑门电路3.8.1TTL与非门电路3.8.2LSTTL或非门3.8.3TTL系列3.8.4TTL电路使用中注意的问题3.9ECL逻辑电路3.9.1基本ECL电路3.9.2ECL系列3.9.3ECL电路使用中应注意的问题3.10逻辑门的混合逻辑符号3.10.1缓冲门的混合逻辑符号3.10.2与门和与非门的混合逻辑符号3.10.3或门及或非门的混合逻辑符号3.11习题第4章组合逻辑电路4.1组合逻辑电路的分析4.1.1组合逻辑电路的分析步骤4.1.2分析举例4.2中规模组合逻辑电路4.2.1编码器4.2.2译码器4.2.3数据选择器4.2.4加法器4.2.5数值比较器4.2.6奇偶校验器4.3组合逻辑电路的综合4.3.1组合逻辑电路的综合方法4.3.2组合逻辑电路设计举例4.4组合逻辑电路中的竞争与冒险4.4.1冒险的分类4.4.2冒险的检查及消除4.5习题第5章VHDL描述组合逻辑电路5.1硬件描述语言VHDL5.1.1设计过程5.1.2VHDL语言的基本特点5.2VHDL描述的基本结构5.2.1实体描述5.2.2结构体描述5.3数据类型、运算符和表达式5.3.1枚举类型5.3.2数组类型5.3.3子类型5.3.4VHDL运算符5.3.5常量的定义5.3.6VHDL表达式5.4VHDL的库和包5.4.1VHDL库的种类和使用5.4.2程序包5.4.3库和程序包的引用5.4.4函数和过程5.5并行处理语句5.5.1并行赋值语句5.5.2条件赋值语句5.5,3选择信号赋值语句5.6顺序描述语句5.6.1PROCESS语句5.6.2信号和变量赋值语句5.6.3分支语句5.6.4循环语句5.7结构描述语句5.7.1部件声明语句5.7.2部件描述语句5.7.3重复部件的描述5.8VHDL描述组合逻辑电路5.8.1译码电路的描述5.8.2三态门的描述5.8.3编码器的描述5.9习题第6章集成触发器6.1触发器的基本特性及其记忆作用6.2电位型触发器6.2.1基本RS触发器6.2.2带使能端的RS触发器6.2.3D触发器6.2.4锁存器6.3时钟控制的集成触发器6.3.1主从触发器6.3.2T触发器6.3.3边沿触发器6.4触发器的逻辑符号6.5CMOS触发器6.5.1带使能端D触发器6.5.2CMOS主从D触发器6.5.3CMOSJK触发器6.6集成触发器的时间参数6.6.1建立时间和保持时间6.6.2时钟信号的时间参数6.7触发器的VHDL描述6.7.1电位型触发器的VHDL描述6.7.2钟控型触发器的描述6.8习题第7章时序逻辑电路的分析、设计和描述7.1时序电路基础7.1.1同步时序电路的分类和描述7.1.2常用时序电路7.2常用同步时序电路的分析7.2.1同步时序电路分析的步骤7.2.2同步计数器的分析7.2.3移位寄存器及其应用电路的分析7.3常用时序电路的设计7.3.1基本的设计步骤7.3.2同步计数器的设计7.3.3序列信号发生器7.3.4M序列发生器7.4异步计数器7.4.1异步计数器的基本形式7.4.2异步计数器的分析7.5中规模时序集成电路7.5.1中规模集成计数器7.5.2中规模计数器的应用7.5.3中规模移位寄存器7.5.4中规模移位寄存器的应用7.5.5时序部件的VHDL描述7.6一般时序电路的分析和设计7.6.1一般时序电路的分析7.6.2一般时序电路的设计7.6.3时序机的VHDL描述7.7习题第8章可编程逻辑器件8.1概述8.1.1专用集成电路的分类8.1.2PLD的基本结构8.1.3PLD电路的表示方法8.1.4PLD的分类8.1.5PLD的性能特点8.2只读存储器ROM8.2.1ROM的逻辑结构8.2.2ROM的分类8.2.3ROM的应用8.3可编程阵列逻辑(PAL)8.3.1PAL的基本结构8.3.2PAL16L8的逻辑结构图及应用8.4通用阵列逻辑(GAL)8.4.1GAL的性能特点8.4.2GAL的结构8.4.3输出逻辑宏单元OLMC8.5可擦除可编程的逻辑器件(EPLD)8.5.1MAX7000系列器件的结构8.5.2宏单元(MACROCELL)8.5.3扩展乘积项8.5.4PIA和I/O控制块8.5.5EPM7128S应用举例8.6复杂的可编程逻辑器件(CPLD)8.6.1FLEX10K器件的结构8.6.2嵌入阵列块(EAB)8.6.3逻辑阵列块(LAB)8.6.4逻辑单元(LE)8.6.5快速通道互连8.6.6输入输出单元(IOE)8.7现场可编程门阵列(FPGA)的特点8.7.1FPGA的基本结构8.7.2FPGA的特点8.8习题第9章数字系统设计9.1层次化结构设计9.1.1设计的层次9.1.2系统结构的分解9.2自顶向下设计方法9.2.1自顶向下设计方法的基本设计过程9.2.2数字系统的基本划分9.3复数运算器的设计9.3.1设计要求9.3.2确定系统接口9.3.3系统划分9.3.4系统描述9.4习题第10章数字逻辑电路实验10.1数字逻辑电路实验的基本知识10.1.1数字集成电路器件简介10.1.2数字逻辑电路的测试10.1.3数字电路常见故障的查找与排除10.1.4实验报告的撰写10.2数字电路的基本实验10.2.1实验一常用数字仪表的使用10.2,2实验二逻辑门的电压传输特性及参数测量10.2.3实验三组合逻辑电路的应用(一)10.2.4实验四组合逻辑电路的应用(二)10.2.5实验五触发器及移位寄存器的应用10.2.6实验六MSI计数器的应用10.3MAX+plusII软件开发系统及其安装10.3.1MAX+plusII的安装10.3.2启动MAX+plusII10.4MAX+plusII设计平台的使用方法10.4.1设计输入10.4.2设计编译10.4.3设计验证10.4.4器件编程10.5可编程逻辑器件实验10.5.1EPM7128S的管脚图及主要电气参数10.5.2用VHDL设计PLD的实验10.6数字系统设计课题10.6.1课题一交通灯控制器10.6.2课题二三层电梯控制器10.6.3课题三乒乓游戏机10.6.4课题四数字频率计10.6.5课题五数字锁10.6.6课题六数字日历10.6.7课题七数字钟10.6.8课题八智能函数发生器10.6.9课题九智能竞赛抢答器10.6.10课题十数据采集与监测系统参考文献
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30