硬件木马之战——攻击防御之谜

本书系统、详尽地介绍了硬件木马的起源、常见攻击手段与防御措施。具体内容包括：硬件木马的综述及其攻防策略概述；硬件木马攻击，如SoC/NoC、硬件IP、模拟/混合/射频芯片以及PCB中的硬件木马威胁分析；硬件木马检测，如逻辑测试、形式验证和无黄金电路检测等电路逻辑测试方法，以及延迟分析和逆向工程等边信道分析方法；安全设计方法，如硬件混淆、植入威慑和FPGA木马及其对策；硬件木马的发展趋势及挑战。

Swarup Bhunia是美国弗罗里达大学硬件安全实验室的创始人，全美硬件安全专家。近年来，他主持了多项硬件安全类课题，包括美国国家自然基金、美国DARPA部分课题、Intel芯片安全研究课题等。此外，Swarup还是硬件安全HOST年会创始人之一，多个IEEE期刊编辑，在该领域有巨大的国际影响。 王坚，男，教授，博导，电子科技大学“赛博空间硬件设计与安全实验室”负责人。中国复杂装备联盟可靠性专委会副主任委员，美国标准研究院IOF组织TPC，四川省杰出青年基金获得者，四川省万人计划“天府科技菁英”，IEEE IoT、TII、TVLSI等多个国际杂志审稿人。近5年，承担了国家、省部级项目14项，发表论文50余篇，授权专利20余项，撰写著作3本，并获得军队科技进步二等奖、四川省教学成果二等奖、高等教育学会优秀奖各1次。

目 录

部分 硬件木马的基础知识

第1章 绪论2

1.1 本书的目的2

1.2 对读者的帮助3

1.3 关于木马攻击3

1.4 本书的内容6

参考文献9

第2章 硬件木马简介10

2.1 概述10

2.2 半导体的发展趋势、权衡和木马攻击威胁11

2.2.1 半导体设计流程11

2.2.2 攻击者和攻击12

2.3 木马攻击的比较和误区13

2.3.1 木马与漏洞或缺陷的比较13

2.3.2 硬件木马与软件木马的比较14

2.3.3 关于硬件木马成因及影响的误区15

2.4 攻击策略17

2.4.1 木马的类型17

2.4.2 木马触发器和有效负载的分类18

2.4.3 基本木马示例19

2.4.4 新型木马攻击：设计和示例20

2.4.5 木马攻击模型23

2.5 防御对策24

2.5.1 木马防御对策分类法24

2.5.2 木马检测：示例28

2.5.3 木马预防：示例29

2.5.4 其他值得注意的木马检测和预防方法31

2.5.5 各种木马防御方法的比较31

2.6 小结33

参考文献33

第二部分 硬件木马攻击：威胁分析

第3章 SoC与NoC中的硬件木马攻击38

3.1 引言38

3.2 SoC的安全挑战38

3.3 SoC威胁模型39

3.4 SoC安全保证40

3.5 NoC安全性41

3.5.1 信息泄露攻击42

3.5.2 针对故障注入攻击的数据包安全性44

3.5.3 网络接口故障44

3.5.4 拒绝服务攻击45

3.5.5 基于错误注入的拒绝服务48

3.5.6 使用差错控制方法的木马检测49

3.6 开放性挑战50

3.7 小结50

参考文献51

第4章 硬件IP核可信度53

4.1 引言53

4.2 问题的提出54

4.3 木马的特征54

4.4 现有测试和安全特性的不足55

4.5 木马分类55

4.5.1 基于物理特性的木马分类55

4.5.2 基于激活特性的木马分类56

4.5.3 基于动作特性的木马分类57

4.6 通用木马缓解技术58

4.6.1 预防技术58

4.6.2 检测技术59

4.7 IP级的木马缓解60

4.7.1 检测技术：可疑信号引导的时序等价性检验60

4.7.2 预防技术：携带证明代码66

4.8 小结69

参考文献69

第5章 模拟、混合信号和射频集成电路中的硬件木马72

5.1 引言72

5.2 射频IC中的硬件木马72

5.2.1 无线加密IC中的硬件木马72

5.2.2 低于本底噪声的射频传输77

5.3 AMS集成电路中的硬件木马79

5.3.1 攻击79

5.3.2 防御80

5.3.3 模拟触发器81

5.4 AMS/RF IC中的其他威胁83

5.4.1 IC/IP的剽窃和伪造问题83

5.4.2 漏洞分析83

5.4.3 拆分制造84

5.4.4 AMS IP核水印84

5.4.5 针对AMS伪造品的保护85

5.5 讨论85

5.6 小结86

参考文献86

第6章 PCB硬件木马与盗版90

6.1 引言90

6.2 PCB安全性挑战、攻击和对策90

6.2.1 安全性挑战90

6.2.2 攻击实例93

6.2.3 可能的对策96

6.3 PCB认证挑战和前瞻性解决方案99

6.3.1 PCB变化和认证挑战100

6.3.2 前瞻性PUF结构101

6.3.3 定性和定量分析103

6.4 小结104

致谢104

参考文献104

第三部分 检测：逻辑测试

第7章 面向硬件木马检测的逻辑测试技术107

7.1 引言107

7.2 硬件木马的MERO检测法109

7.2.1 数学分析110

7.2.2 测试生成110

7.2.3 覆盖率估算112

7.2.4 木马样本大小选择112

7.2.5 N的选择112

7.2.6 提升木马检测覆盖率113

7.2.7 结果113

7.2.8 MERO的缺点118

7.3 基于GA和SAT的硬件木马检测方法119

7.3.1 硬件木马模型119

7.3.2 针对ATPG的遗传算法(GA)120

7.3.3 用于难以激活触发条件的SAT123

7.3.4 有效负载感知测试集的选择和测试压缩124

7.3.5 结果与讨论127

7.4 小结130

参考文献131

第8章 硬件可信性验证的形式化方法134

8.1 引言134

8.2 使用可满足性问题进行可信性验证135

8.3 使用属性检查的安全验证137

8.4 用于木马检测的定理证明器139

8.4.1 使用携带证明代码的机密数据保护140

8.4.2 定理证明器和模型验证器的结合141

8.5 基于符号代数的木马检测142

8.5.1 基于Gr?bner基理论的等价性检查：背景介绍142

8.5.2 基于符号代数的算术电路中木马的激活与检测144

8.5.3 第三方IP中的木马定位144

8.6 小结145

参考文献146

第9章 无黄金模型木马检测149

9.1 引言149

9.2 无黄金模型木马检测及其挑战149

9.3 一些可能的解决方案150

9.4 案例研究：传感器辅助的自认证151

9.4.1 概述151

9.4.2 用于捕捉与设计相关延迟特性的传感器152

9.4.3 制造后自认证的场景153

9.5 小结156

参考文献157

第四部分 检测：边信道分析

第10章 利用延迟分析检测硬件木马159

10.1 引言159

10.2 硬件木马植入点160

10.3 用于检测布局中植入硬件木马的方法161

10.4 基于延迟的HT检测方法的基本原理164

10.4.1 路径延迟测量方案及其他概念164

10.4.2 处理工艺波动169

10.4.3 测试向量生成策略170

10.5 基于路径延迟分析的HT检测方法171

10.5.1 早期的HT检测技术与片上测量方法172

10.5.2 基于环形振荡器的HT检测方法173

10.5.3 用于HT检测的轻量级片上路径计时技术176

10.5.4 自认证：一种无黄金模型的HT检测方法178

10.5.5 用于HT检测的线性规划方法和测试点插入179

10.5.6 增强HT检测的工艺校准和测试向量选择180

10.5.7 用于HT检测的时钟扫描182

10.5.8 一种无黄金芯片的HT检测方法183

10.5.9 通过比较具有结构对称性的路径来进行HT检测183

10.5.10 利用脉冲传播进行HT检测185

10.5.11 用于HT检测的芯片对中校准技术187

10.6 多参数检测方法190

10.7 小结191

参考文献193

第11章 基于逆向工程的硬件木马检测197

11.1 引言197

11.2 集成电路的逆向工程198

11.2.1 逆向工程简介198

11.2.2 逆向工程的应用198

11.3 使用逆向工程的硬件木马检测198

11.3.1 通用信息198

11.3.2 使用逆向工程检测硬件木马的优点199

11.3.3 使用逆向工程检测硬件木马的挑战199

11.4 使用SVM的基于逆向工程的硬件木马检测199

11.4.1 问题陈述200

11.4.2 提出的方法201

11.4.3 实验与结果202

11.5 安全设计方法203

11.5.1 问题定义和挑战203

11.5.2 推荐的方法205

11.5.3 实验和结果209

11.6 小结210

参考文献210

第五部分 安 全 设 计

第12章 硬件木马预防和检测的硬件混淆方法214

12.1 引言214

12.2 混淆214

12.2.1 混淆的概念214

12.2.2 区分混淆和加密215

12.2.3 软件中的混淆技术215

12.3 混淆技术在硬件木马预防和检测中的作用216

12.3.1 硬件木马216

12.3.2 硬件混淆概述217

12.4 芯片级混淆218

12.4.1 器件级混淆218

12.4.2 电路级混淆219

12.4.3 门级混淆223

12.4.4 寄存器传输级混淆229

12.4.5 片上通信级230

12.4.6 其他方法233

12.5 FPGA混淆233

12.6 板级混淆234

12.7 硬件混淆评估指标234

12.8 小结236

参考文献237

第13章 硬件木马植入的威慑方法242

13.1 引言242

13.2 监测法244

13.2.1 边信道特征测量244

13.2.2 边信道测量的分类器246

13.2.3 扫描单元重排序247

13.3 阻塞性方法247

13.4 混合方法250

13.4.1 BISA结构250

13.4.2 BISA的特定攻击及其局限性251

13.5 小结252

参考文献252

第14章 FPGA中的硬件木马攻击及其保护方法256

14.1 引言256

14.2 威胁模型和分类256

14.2.1 FPGA设计流程256

14.2.2 威胁模型257

14.2.3 分类方法258

14.2.4 进入点258

14.2.5 创建方法259

14.3 FPGA结构中的木马259

14.3.1 增加延迟的木马259

14.3.2 引起电压波动的木马260

14.3.3 寿命缩短型木马(LRT)260

14.4 FPGA设计中的木马263

14.4.1 在FPGA设计中植入木马263

14.4.2 HDL中的木马264

14.4.3 综合后网表中的木马265

14.4.4 案例：映射/布局布线后网表中的木马267

14.5 比特流中的木马267

14.5.1 Xilinx比特流结构267

14.5.2 修改比特流的木马268

14.5.3 文献中的木马例子269

14.6 针对FPGA木马的对策269

14.6.1 使用模块冗余的硬件木马容错270

14.6.2 FPGA可信熔断(TrustFuzion)271

14.6.3 比特流木马对策271

14.7 小结271

参考文献272

第六部分 新兴趋势、工业实践和新的攻击

第15章 工业SoC设计中的硬件可信性：实践与挑战276

15.1 引言276

15.2 可信挑战的范围277

15.3 安全策略和执行278

15.4 设计和实现的可信性验证279

15.5 平台级可信保证281

15.6 安全认证282

15.7 小结283

参考文献283

第16章 总结与未来的工作285

16.1 总结285

16.2 未来的工作286