成功加入购物车
[美] 马诺 (M.Morris Mano)、[美] 奇莱蒂 (Michael D.Ciletti) 著; 徐志军 、 尹廷辉 、 倪雪 译 / 电子工业出版社 / 2015-01 / 平装
售价 ¥ 18.00 3.1折
定价 ¥59.00
品相 八五品
优惠 满包邮
延迟发货说明
上书时间2023-03-04
卖家超过10天未登录
国外电子与通信教材系列:数字设计与Verilog实现(第五版)
《国外电子与通信教材系列:数字设计与Verilog实现(第五版)》是一本系统介绍数字电路设计的权威教材,旨在教会读者关于数字设计的基本概念。《国外电子与通信教材系列:数字设计与Verilog实现(第五版)》共分12章,内容涉及数字系统和二进制数、布尔代数与逻辑门、门级最小化,组合逻辑、同步时序逻辑、寄存器和计数器、存储器和可编程逻辑设备、寄存器传输级设计、异步时序逻辑、数字集成电路、标准IC和FPGA实验、标准图形符号等。全书结构严谨,内容深入浅出,紧密联系实际,教辅资料齐全。
徐志军,解放军理工大学通信工程学院教授,硕士士生导师,研究领域为电路与系统、系统设计等。尹廷辉,解放军理工大学通信工程学院副教授。
第1章数字系统与二进制数1.1数字系统1.2二进制数1.3数制的转换1.4八进制和十六进制数1.5补码1.6带符号的二进制数1.7二进制码1.8二进制存储与寄存器1.9二进制逻辑习题参考文献网络搜索主题第2章布尔代数和逻辑门2.1引言2.2基本定义2.3布尔代数的公理2.4布尔代数的基本定理和性质2.5布尔函数2.6范式与标准式2.7其他逻辑运算2.8数字逻辑门2.9集成电路习题参考文献网络搜索主题第3章门电路化简3.1引言3.2图形法化简3.3四变量卡诺图3.4和之积式的化简3.5关条件3.6与非门和或非门实现3.7其他两级门电路实现3.8异或函数3.9硬件描述语言习题参考文献网络搜索主题第4章组合逻辑4.1引言4.2组合电路4.3分析步骤4.4设计步骤4.5二进制加减器4.6十进制加法器4.7二进制乘法器4.8数值比较器4.9译码器4.10编码器4.11数据选择器4.12组合电路的HDL模型习题参考文献网络搜索主题第5章同步时序逻辑5.1引言5.2时序电路5.3存储元件:锁存器5.4存储元件:触发器5.5钟控时序电路分析5.6时序电路的可综合HDL模型5.7状态化简与分配5.8设计过程习题参考文献网络搜索主题第6章寄存器和计数器6.1寄存器6.2移位寄存器6.3行波计数器6.4同步计数器6.5其他计数器6.6寄存器和计数器的HDL描述习题参考文献网络搜索主题第7章存储器和可编程逻辑器件7.1引言7.2随机存取存储器7.3存储器译码7.4检纠错7.5只读存储器7.6可编程逻辑阵列7.7可编程阵列逻辑7.8时序可编程器件习题参考文献网络搜索主题第8章寄存器传输级设计8.1引言8.2寄存器传输级定义8.3HDL的寄存器传输级描述8.4算法状态机(ASM)8.5设计举例(ASMD流程图)8.6设计举例的HDL描述8.7时序二进制乘法器8.8控制逻辑8.9二进制乘法器的HDL描述8.10用数据选择器进行设计8.11竞争设计(软竞争条件)8.12锁存设计(为什么浪费硅片?)8.13语言的其他特性习题参考文献网络搜索主题第9章用标准IC和FPGA进行实验9.1实验介绍9.2实验1:二进制和十进制数9.3实验2:数字逻辑门9.4实验3:布尔函数化简9.5实验4:组合电路9.6实验5:代码转换9.7实验6:使用数据选择器进行设计9.8实验7:加法器和减法器9.9实验8:触发器9.10实验9:时序电路9.11实验10:计数器9.12实验11:移位寄存器9.13实验12:串行加法9.14实验13:存储器单元9.15实验14:灯式手球9.16实验15:时钟脉冲发生器9.17实验16:并行加法器和累加器9.18实验17:二进制乘法器9.19VerilogHDL模拟实验和使用FPGA的快速原型验证第10章标准图形符号10.1矩形符号10.2限定符号10.3相关符号10.4组合部件符号10.5触发器符号10.6寄存器符号10.7计数器符号10.8RAM符号习题参考文献网络搜索主题附录A半导体和CMOS集成电路部分习题解答
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30