成功加入购物车
正版书籍实拍现货,高温消毒放心购买,16点前订单当天发货 书名与图片不符时以图片为准
[美] 布朗 (Brown,S)、[美]弗兰尼斯克(Vranesic,Z) 著 / 电子工业出版社 / 2009-04 / 平装
售价 ¥ 10.83 1.3折
定价 ¥85.00
品相 九品
延迟发货说明
上书时间2025-09-03
卖家超过10天未登录
:数字逻辑与VHDL设计
适用于数字逻辑设计的简介课程,主要目标如下:(1)教授学生关于手工进行数字设计的基本概念;(2)给出使用CAD工具手工设计数字电路的详细方法。内容涉及设计数字系统的过程、逻辑电路的基本概念、数字电路、组合电路的综合、执行算术运算的电路、用做构件块的组合电路、存储器、同步顺序电路、异步顺序电路、真实系统设计中出现的实际问题、电路测试以及CAD流程等。
《数字逻辑与VHDL设计(第3版)(英文版)》可作为计算机和电子工程等专业本科生及研究生的教材,也可作为集成电路设计人员参考书。
第1章设计概念1.1数字硬件1.1.1标准芯片1.1.2可编程逻辑器件1.1.3定制芯片1.2设计过程1.3数字硬件设计1.3.1基本设计环1.3.2计算机结构1.3.3数字硬件单元设计1.4本书中的逻辑电路设计1.5理论与实践1.6二进制数1.6.1十进制数和二进制数间的转换参考文献第2章逻辑电路基础2.1变量与函数2.2求逆2.3直值表2.4逻辑门与网络2.4.1逻辑网络分析2.5布尔代数2.5.1维恩图2.5.2符号与术语2.5.3运算顺序2.6使用AND、OR和NOT逻辑门的综合2.6.1积和与和积2.7NAND和NOR逻辑网络2.8设计示例2.8.1三路灯控制2.8.2乘法器电路2.9CAD工具基础2.9.1设计输入2.9.2综合2.9.3功能仿真2.9.4物理设计2.9.5时序仿真2.9.6芯片配置2.10VHDL基础2.10.1VHDL中数字信号的表示2.10.2编写简单的VHDL代码2.10.3如何才能不编写VHDL代码2.11结论2.12例题习题参考文献第3章实现技术3.1晶体管开关3.2NMOS逻辑门3.3CMOS逻辑门3.3.1逻辑门电路的速度3.4负逻辑系统3.5标准芯片3.5.1400系列标准芯片3.6可编程逻辑器件3.6.1可编程逻辑阵列(PLA)3.6.2可编程阵列逻辑(PAL)3.6.3PLA和PAL的编程3.6.4复杂可编程逻辑器件(CPLD)3.6.5现场可编程门阵列3.6.6使用CAD工具实现CPLD和FPGA中的电路3.6.7CPLD和FPGA的应用3.7自定义芯片、标准单元和门3.8实际考虑3.8.1MOSFET制造与行为3.8.2MOSFET导通阻抗3.8.3逻辑门中的电压电平3.8.4噪声容限3.8.5逻辑门的动态操作3.8.6逻辑门的功率耗散3.8.7通过晶体管开关传递1和03.8.8逻辑门的扇入和扇出3.9传输门3.9.1异或门3.9.2乘法器电路3.10SPLD、CPLD和FPGA的实现细节3.10.1FPGA中的实现3.11结论3.12例题习题参考文献第4章逻辑函数的优化实现4.1卡诺图4.2化简策略4.2.1术语4.2.2化简过程4.3和积形式的化简4.4不完全定义函数4.5多输出电路4.6多级综合4.6.1因式分解4.6.2功能分解4.6.3多级NAND和NOR电路4.7多级电路分析4.8立方表示4.8.1立方和超立方4.9化简的表格方法4.9.1素数生成4.9.2化简推导334.9.3表格方法小结4.10化简的立方技术4.10.1基本的素数项确定4.10.2查找最小公倍数的完整过程4.11实际考虑4.12VHDL代码电路综合示例4.13结论4.14例题习题参考文献第5章数字表示和算术电路5.1数字系统中的数字表示5.1.1无符号整数5.1.2八进制和十六进制表示5.2无符号数的加法5.2.1分解的全加器5.2.2行波进位加法器5.2.3设计示例5.3有符号数5.3.1负数5.3.2加法和减法5.3.3加法器和减法器单元5.3.4R补方案5.3.5算术溢出5.3.6性能问题5.4快速加法器5.4.1前进位加法器5.5使用CAD工具设计算术电路5.5.1使用方案捕获设计算术电路5.5.2使用VHDL设计算术电路5.5.3VHDL代码中的数字表示5.5.4算术赋值语句5.6乘法5.6.1无符号数的进位乘法器5.6.2有符号数的乘法5.7其他数字表示5.7.1定点数5.7.2浮点数5.7.3二进制编码十进制表示5.8ASCII字符码5.9例题习题参考文献第6章组合电路构件块6.1乘法器6.1.1使用乘法器的逻辑函数的综合6.1.2使用香农扩展的乘法器综合6.2解码器6.2.1多路输出器6.3编码器6.3.1二进制编码器6.3.2优先编码器6.4编码转换器6.5算术比较电路6.6组合电路中的VHDL6.6.1赋值语句6.6.2选取信号的赋值6.6.3条件信号赋值6.6.4生成语句6.6.5并发与顺序赋值语句6.6.6过程语句6.6.7条件语句6.6.8VHDL运算符6.7结论6.8例题习题参考文献第7章触发器、寄存器、计数器和一个简单的处理器7.1基本锁存器7.2门控SR锁存器7.2.1门控SR锁存器与NAND逻辑门7.3门控D锁存器7.3.1传播延迟的效果7.4主从和边缘触发D锁存器7.4.1主从D锁存器7.4.2边缘触发D锁存器7.4.3D锁存器的清零与预置7.4.4锁存器时序参数7.5T锁存器7.5.1配置锁存器7.6JK锁存器7.7术语小结7.8寄存器7.8.1移位寄存器7.8.2并行访问移位寄存器7.9计数器7.9.1异步计数器7.9.2同步计数器7.9.3计数器与并联负载7.10重设同步7.11其他类型的计数器7.11.1BCD计数器7.11.2环形计数器7.11.3约翰逊计数器7.11.4计数器设计小结7.12使用存储元素与CAD工具7.12.1在方案中包含存储元素7.12.2为存储元素使用VHDL构件7.13使用寄存器与计数器及CAD工具7.13.1在方案中包含寄存器和计数器7.13.2VHDL代码中的寄存器和计数器7.13.3为寄存器和计数器使用VHDL顺序语句7.14设计示例7.14.1总线结构7.14.2简单处理器7.14.3反应定时器7.14.4寄存器传输级别(RTL)码7.15触发器电路的时序分析7.16结论7.17例题习题参考文献第8章同步顺序电路8.1基本设计步骤8.1.1状态图8.1.2状态表8.1.3状态赋值8.1.4触发器的选择/下一状态的推导与输出表示8.1.5时序图8.1.6设计步骤小结8.2状态赋值问题8.2.1单跳编码8.3米利状态模型8.4使用CAD工具设计有限状态机8.4.1摩尔型FSM的VHDL代码8.4.2VHDL代码的综合8.4.3电路仿真与测试8.4.4VHDL代码的一种替代样式8.4.5使用CAD工具时的设计步骤小结8.4.6在VHDL中指定状态赋值8.4.7使用VHDL定义米利FSM8.5串加器示例8.5.1用于串加器的米利型FSM8.5.2用于串加器的摩尔型FSM8.5.3用于串加器的VHDL代码8.6状态化简8.6.1分部化简过程8.6.2不完全定义的FSM8.7使用顺序电路方法设计计数器8.7.1模8计数器的状态图和状态表8.7.2状态赋值8.7.3使用D型触发器的实现8.7.4使用JK型触发器的实现8.7.5一个不同的计数器示例8.8FSM作为一个判决器电路8.8.1判决器电路的实现8.8.2为FSM最小化输出延时8.8.3小结8.9同步顺序电路分析8.10算术状态机(ASM)图8.11顺序电路的形式化模型8.12结论8.13例题习题参考文献第9章异步顺序电路9.1异步方式9.2异步电路分析9.3异步电路的综合9.4状态化简9.5状态赋值9.5.1瞬态图9.5.2推理未指定的下一状态输入9.5.3使用其他状态变量的状态赋值9.5.4单跳状态赋值9.6危害9.6.1静态危害9.6.2动态危害9.6.3危害的意义9.7一个完整的设计示例9.7.1自动售货机控制器9.8结论9.9例题习题参考文献第10章数字系统设计10.1构件块电路10.1.1带使能输入的触发器和寄存器10.1.2带使能输入的移位寄存器10.1.3静态随机访问存储器(SRAM)10.1.4PLD中的SRAM块10.2设计示例10.2.1位计数电路10.2.2ASM图隐时序信息10.2.3移加乘法器10.2.4除法器10.2.5算术平均10.2.6排序运算10.3时钟同步10.3.1相偏10.3.2触发器时序参数10.3.3触发器的异步输入10.3.4开关去抖10.4结论习题参考文献第11章逻辑电路测试11.1错误模型11.1.1Stuck-at模型11.1.2一个和多个错误11.1.3CMOS电路11.2一个测试集的复杂度11.3路径敏感11.3.1指定错误的检测11.4树形结构电路11.5随机测试11.6顺序电路测试11.6.1可测试性设计11.7内置自测11.7.1内置逻辑块观测器11.7.2签名分析11.7.3边界扫描11.8印制电路板11.8.1PCB测试11.8.2仪器11.9结论习题参考文献第12章计算机辅助设计工具12.1综合12.1.1网表生成12.1.2逻辑门优化12.1.3技术线路图12.2物理设计12.2.1布局12.2.2布线12.2.3静态时序分析12.3结论参考文献部分参考答案
展开全部
配送说明
...
相似商品
为你推荐
开播时间:09月02日 10:30