成功加入购物车

去购物车结算 X
新方法新技术书店
  • 《EDA技术实用教程—VHDL版(第五版) 》

《EDA技术实用教程—VHDL版(第五版) 》

举报
  • 作者: 
  • 出版社:   科学出版社
  • ISBN:   9787030382122
  • 出版时间: 
  • 版次:   5
  • 装帧:   平装
  • 作者: 
  • 出版社:  科学出版社
  • ISBN:  9787030382122
  • 出版时间: 
  • 版次:  5
  • 装帧:  平装

售价 290.00

品相 九五品

优惠 满包邮

运费

上书时间2015-08-18

数量
库存12
微信扫描下方二维码
微信扫描打开成功后,点击右上角”...“进行转发

卖家超过10天未登录

  • 商品详情
  • 店铺评价
  • 商品分类:
    综合性图书
    商品描述:
    此套资料包含:正版书籍(2本)+独家内部资料(1张)+包邮费=290元   货到付款

    本套资料几乎涵盖了市面上全部最新资料  明细如下:

    (1)《EDA技术实用教程—VHDL版(第五版) 》正版图书
    (2)《EDA技术基础与实验教程》正版图书
    (3)《各种EDA技术实用技术内部资料汇编》正版光盘(1张),有1000多页内容,独家资料

    客服热线:010-57923471(客服一线)010-57923795(客服二线) 值班手机:13661141674 QQ:523365451
    全国大中型600多个城市可以货到付款!您收到时请将货款直接给送货人员,让您买的放心。


    具体介绍目录如下:
    (1)《EDA技术实用教程—VHDL版(第五版) 》正版图书

    第1章EDA技术概述 
    1.1 EDA技术及其发展 
    1.2 EDA技术实现目标 
    1.3硬件描述语言 
    1.4 HDL综合 
    1.5 自顶向下的设计技术 
    1.6 EDA技术的优势 
    1.7 EDA设计流程 
    1.7.1设计输入(原理图/HDL文本编辑) 
    1.7.2综合 
    1.7.3适配 
    1.7.4时序仿真与功能仿真 
    1.7.5编程下载 
    1.7.6硬件测试 
    1.8 ASIC及其设计流程 
    1.8.1 ASIC设计简介 
    1.8.2 ASIC设计一般流程简述 
    1.9常用EDA工具 
    1.9.1设计输入编辑器 
    1.9.2 HDL综合器 
    1.9.3仿真器 
    1.9.4适配器 
    1.9.5下载器 
    1.10 Quartus Il概述 
    1.11 IP核 
    1.12 EDA技术发展趋势管窥 
    习题 
    第2章FPGA与CPLD的结构原理 
    2.1 PLD概述 
    2.1.1 PLD的发展历程 
    2 1 2 PLD分类 
    2.2简单PLD结构原理 
    2.2.1逻辑元件符号表示 
    2.2.2 PROM结构原理 
    2.2.3 PLA结构原理 
    2.2.4 PAL结构原理 
    2.2.5 GAL结构原理 
    2.3 CPLD的结构原理 
    2.4 FPGA的结构原理 
    2.4.1查找表逻辑结构 
    2.4.2 Cyclone IIl系列器件的结构原理 
    2.5硬件测试 
    2.5.1 内部逻辑测试 
    2.5.2 JTAG边界扫描 
    2.6 PLD产品概述 
    2.6.1 Altera公司的PLD器件 
    2.6.2 Lattice公司的PLD器件 
    2.6.3 Xilinx公司的PLD器件 
    2.6.4 Actel公司的PLD器件 
    2.6.5 Altera的FPGA配置方式 
    2.7 CPLD/FPGA的编程与配置 
    2.7.1 CPLD在系统编程 
    2.7.2 FPGA配置方式 
    2.7.3 FPGA专用配置器件 
    2.7.4使用单片机配置FPGA 
    2.7.5使用CPLD配置FPGA 
    习题 
    第3章组合电路的VHDL设计 
    3.1 多路选择器及其Ⅵ_IDL描述 
    3.2半加器及其VHDL描述 
    3.3 4选1多路选择器及其VHDL描述 
    3.3.1 4选1多路选择器及CASE语句表述方式 
    3.3.2 CASE语句 
    3.3.3 IEEE库预定义标准逻辑位与矢量 
    3.3.4其他预定义标准数据类型 
    3.3.5信号定义和数据对象 
    3.3.6并置操作符& 
    3.3.7 4选1多路选择器的VHDL不同描述方式 
    3.4全加器及其VHDL表述 
    3.4.1 全加器设计及例化语句应用 
    3.4.2 VHDL例化语句 
    3.4.3 8位加法器设计及算术操作符应用 
    3.5乘法器及其VHDL表述 
    3.5.1 统计位矢中含“1”个数的电路模块设计 
    3.5.2 FOR LOOP循环语句用法 
    3.5.3移位相加型乘法器的VHDL表述方法 
    3.5.4 GENERIC参数定义语句 
    3.5.5整数数据类型 
    3.5.6省略赋值操作符 
    3.5.7移位操作符 
    3.5.8各类运算操作对数据类型的要求 
    3.5.9数据类型转换函数 
    3.5.10 GENERIC参数传递映射语句 
    习题 
    第4章时序仿真与硬件实现 
    4.1 VHDL程序输入与仿真测试 
    4.1.1编辑和输入设计文件 
    4.1.2创建工程 
    4.1.3全程编译前约束项目设置 
    4.1.4全程综合与编译 
    4.1.5仿真测试 
    4.1.6 RTL图观察器应用 
    4.2引脚锁定与硬件测试 
    4.2.1引脚锁定 
    4.2.2编译文件下载 
    4.2_3 JTAG间接编程模式 
    4.2.4 USB.Blaster驱动程序安装方法 
    4.3 电路原理图设计流程 
    4.4 HDL版本设置及Analysis&Synthesis功能 
    4.5利用属性表述实现引脚锁定 
    4.6 keep属性应用 
    4.7 SignalProbe使用方法 
    4.8宏模块逻辑功能查询 
    习题 
    实验与设计 
    4.1 多路选择器设计实验 
    4.2.8位加法器设计实验 
    4.3.8位硬件乘法器设计实验 
    4.4十六进制7段数码显示译码器设计 
    第5章时序电路的VHDL设计 
    5.1基本时序元件的VHDL表述 
    5.1.1 D触发器的VHDL描述 
    5.1.2含异步复位和时钟使能的D触发器及其VHDL表述 
    5.1.3含同步复位控制的D触发器及其VHDL表述 
    S.1.4基本锁存器及其VHDL表述 
    5.1.5含清0控制的锁存器及其VHDL表述 
    5.1.6 VHDL实现时序电路的不同表述 
    5.1.7双边沿触发时序电路设计讨论 
    5.2计数器的VHDL设计 
    5.2.1 4位二进制加法计数器设计 
    5.2.2计数器更常用的VHDL表达方式 
    5.2.3实用计数器的VHDL设计 
    5.3移位寄存器的VHDL设计 
    5.4属性描述与定义语句 
    习题 
    实验与设计 
    5.1高速硬件除法器设计 
    5.2移位相加型8位硬件乘法器设计 
    5.3半整数与奇数分频器设计 
    5.4不同类型的移位寄存器设计实验 
    第6章Quartus Il应用深入 
    6.1 时序电路硬件设计与仿真示例 
    6.1.1编辑电路、创建工程和仿真测试 
    6.1.2 FPGA硬件测试 
    6.2 SignalTap Il的使用方法 
    6.3编辑SignalTap Il的触发信号 
    6.4 Fitter Settings项设置 
    6.5功能块Chip Planner应用 
    6.5.1 Chip Planner应用流程说明 
    6.5.2 Chip Planner说明 
    6.6 Synplify的应用及接口方法 
    6.6.1 Synplify使用流程 
    6.6.2 Synplify与Quartus Il接El 
    习题 
    实验与设计 
    6.1计数器设计实验 
    6.2数码扫描显示电路设计 
    6.3 串行静态显示控制电路设计 
    6.4基于VHDL代码的频率计设计 
    6.5 VGA彩条信号显示控制电路设计 
    第7章宏功能模块应用 
    第8章VHDL设计深入 
    第9章VHDL设计优化 
    第10章VHDL有限状态机设计 
    第11章16位实用CPU创新设计 
    第12章MCU与FPGA片上系统开发 
    第13章VHDL语法补充说明 
    第14章VHDLTest Bench仿真 
    附录 
    参考文献
    (2)《EDA技术基础与实验教程》正版图书

    第一部分 EDA技术理论基础 
     第1章 EDA技术概述
      1.1 EDA 技术的含义
      1.2 EDA 技术的发展
       1.2.1 计算机辅助设计阶段
       1.2.2 计算机辅助工程阶段
       1.2.3 电子系统设计自动化阶段
      1.3 常用的EDA技术开发工具
       1.3.1 Altera公司集成EDA集成开发工具
       1.3.2 Xilinx公司的EDA集成开发工具
       1.3.3 Lattice公司的EDA集成开发工具
      1.4 EDA技术的软件开发
       1.4.1 原理图设计简介
       1.4.2 硬件描述语言设计简介
       1.4.3 VHDL语言概述
      1.5 EDA技术的硬件概述
       1.5.1 可编程逻辑器件简介
       1.5.2 CPLD/FPGA基础
      1.6 EDA 技术的设计流程
       1.6.1 设计输入
       1.6.2 设计综合与适配
       1.6.3 仿真
       1.6.4 编程、配置
       1.6.5 硬件验证
      1.7 传统设计方法和 EDA设计方法的比较
       1.7.1 传统设计方法
       1.7.2 EDA设计方法
      1.8 EDA技术的发展趋势
      思考题与习题
     第2章 原理图输入设计
      2.1 Quartus II软件介绍
       2.1.1 Quartus II软件开发流程
       2.1.2 Quartus II软件的特点
       2.1.3 Quartus II软件的图形用户界面
      2.2 用原理图编辑方法设计2-4译码器
       2.2.1 2-4译码器电路输入与编辑
       2.2.2 2-4译码器的综合
       2.2.3 2-4译码器的仿真
       2.2.4 2-4译码器的编程下载 
      2.3 较复杂的原理图设计
       2.3.1 30秒倒计时电路设计
       2.3.2 电子钟计数电路设计
       思考题与习题
     第3章 VHDL快速入门
      3.1 VHDL体系结构
       3.1.1 VHDL体系结构 
       3.1.2 库、程序包
       3.1.3 实体部分
       3.1.4 结构体部分
       3.1.5 配置部分
      3.2 数据选择器的VHDL描述
       3.2.1 2选1数据选择器的VHDL描述
       3.2.2 2选1数据选择器的VHDL相关语法分析
      3.3 触发器的VHDL描述
       3.3.1 D触发器的VHDL描述
       3.3.2 D触发器的VHDL相关语法分析
       思考题与习题
     第4章 VHDL基本语句与要素
      4.1 VHDL的顺序语句
       4.1.1 赋值语句
       4.1.2 IF语句
       4.1.3 CASE语句
       4.1.4 LOOP语句
       4.1.5 NEXT语句
       4.1.6 EXIT语句
       4.1.7 WAIT语句
       4.1.8 ASSERT语句
       4.1.9 REPORT语句
       4.1.10 子程序调用语句
       4.1.11 RETURN语句和NULL语句
      4.2 VHDL的并行语句
       4.2.1 进程语句
       4.2.2 并行信号赋值语句
       4.2.3 并行过程调用语句
       4.2.4 元件例化语句
       4.2.5 块语句
       4.2.6 生成语句
      4.3 VHDL语言要素
       4.3.1 VHDL文字规则
       4.3.2 数据对象
       4.3.3 VHDL数据类型
       4.3.4 VHDL操作符
      4.4 VHDL子程序
       4.4.1 函数
       4.4.2 过程
      4.5 VHDL库
       4.5.1 VHDL库的种类
       4.5.2 VHDL库的用法
       思考题与习题
     第5章 基本逻辑电路的VHDL设计
     第6章 VHDL与原理图层次型混合设计
     第7章 宏功能模块的应用
     第8章 可编程逻辑器件基础及应用
     第9章 设计技巧与优化
     第10章 数字电子系统综合设计实例
    第二部分 实验 
     第11章 EDA技术实验

    (2)《各种EDA技术实用技术内部资料汇编》正版光盘(1张),有1000多页内容,独家资料

    第1章 EDA技术概述
      1.1 EDA技术的发展历程
      1.2 应用EDA技术的设计特点
      1.3 EDA工具软件结构
    第2章 可编程逻辑器件
      2.1 可编程逻辑器件概述
      2.2 Altera公司的可编程逻辑器件
        2.2.1 MAX系列器件
        2.2.2 FLEX系列器件
        2.2.3 Cyclone系列器件
        2.2.4 ACEXlK系列器件
        2.2.5 StratixTM系列器件
        2.2.6 ArriaTM GX系列器件
        2.2.7 Excalibur TM系列器件
      2.3 其他可编程逻辑器件
        2.3.1 Xilinx公司的器件产品
        2.3.2 Lattice公司的器件产品
    第3章 Quartus Ⅱ7.2简介
      3.1 Quartus Ⅱ7.2的设计步骤
      3.2 Quartus Ⅱ7.2的安装
        3.2.1 Quartus Ⅱ7.2的版本分类
        3.2.2 Quartus Ⅱ7.2的安装要求
        3.2.3 Quartus Ⅱ7.2的安装过程
        3.2.4 第一次运行Quartus Ⅱ7.2
      3.3 Quartus Ⅱ7.2的结构和工作环境
        3.3.1 Quartus Ⅱ7.2的结构
        3.3.2 Quartus Ⅱ7.2的工作环境
    第4章 图形输入设计方法
      4.1 4位加法器设计实例
        4.1.1 4位加法器逻辑设计
        4.1.2 半加器模块设计过程
        4.1.3 全加器模块设计过程
        4.1.4 4位加法器的设计过程
      4.2 宏功能模块及其使用
        4.2.1 时序电路宏模块
        4.2.2 运算电路宏模块
        4.2.3 2位十进制数字位移测量仪设计实例
      4.3 LPM宏模块及其使用
        4.3.1 参数化时序单元宏模块
        4.3.2 参数化运算单元宏模块
        4.3.3 参数化存储器宏模块
        4.3.4 其他模块
        4.3.5 参数化宏模块的使用方法
    第5章 文本输入设计方法
      5.1 文本输入界面
      5.2 用VHDL实现8位加法器设计
    第6章 VHDL入门
      6.1 VHDL的结构
        6.1.1 实体
        6.1.2 结构体
        6.1.3 VHDL库
        6.1.4 VHDL程序包
        6.1.5 配置
      6.2 VHDL的词法元素
        6.2.1 分界符
        6.2.2 标识符
        6.2.3 注释
        6.2.4 字符文字
      6.3 VHDL的数据对象
      6.4 VHDL的数据类型
        6.4.1 VHDL标准程序包STANDARD中定义的数据类型
        6.4.2 用户定义的数据类型
        6.4.3 IEEE预定义标准逻辑位与矢量
        6.4.4 VHDL的类型转换
      6.5 VHDL的操作符
        6.5.1 逻辑(LOGICAL)操作符
        6.5.2 算术(ARITHMETIC)操作符
        6.5.3 关系(RELATIONAL)操作符
        6.5.4 并置(CONCATENATION)操作符
        6.5.5 操作符的优先级
      6.6 VHDL的语法基础
        6.6.1 并行语句
        6.6.2 顺序语句
    第7章 常见逻辑单元的VHDL描述
      7.1 组合逻辑单元的VHDL描述
        7.1.1 基本逻辑门的VHDL描述
        7.1.2 编码器、译码器和多路选通器的VHDL描述
        7.1.3 加法器和求补器的VHDL描述
        7.1.4 三态门及总线缓沖器
      7.2 时序电路的VHDL描述
        7.2.1 时钟信号和复位信号
        7.2.2 触发器
        7.2.3 寄存器
        7.2.4 计数器
      7.3 存储器的VHDL描述
        7.3.1 存储器的数据初始化
        7.3.2 ROM(只读存储器)的VHDL描述
        7.3.3 RAM(随机存储器)的VHDL描述
        7.3.4 先进先出(FIFO)堆栈的VHDL描述
    第8章 有限状态机设计
      8.1 有限状态机的优点及转移图描述
        8.1.1 有限状态机的优点
        8.1.2 有限状态机的转移图描述
      8.2 有限状态机的VHI)L描述
        8.2.1 状态说明
        8.2.2 主控时序进程
        8.2.3 主控组合进程
        8.2.4 辅助进程
      8.3 有限状态机编码
        8.3.1 状态位直接输出型编码
        8.3.2 顺序编码
        8.3.3 一位热码编码(OneHotEncoding)
      8.4 有限状态机剩余状态码的处理
      8.5 有限状态机设计实例
    第9章 VHDL设计实例
      9.1 SPI接口的VHDL实现
        9.1.1 SPI接口介绍
        9.1.2 移位寄存器编程
        9.1.3 SPI主从选择模块编程
        9.1.4 时钟信号发生模块
        9.1.5 SH接口控制管理模块
        9.1.6 顶层设计VHDL描述
      9.2 URAT接口的VHDL实现
        9.2.1 UART接口介绍
        9.2.2 UART顶层的模块划分和VHDL描述
        9.2.3 波特率发生模块分析与VHDL描述
        9.2.4 UART发送模块程序与仿真
        9.2.5 UART接收模块分析及其VHDL描述
      9.3 ASK调制解调器的VHDL实现
        9.3.1 ASK调制器的VHDL描述
        9.3.2 ASK解调器的VHDL描述
    第10章 设计中的常见问题
      10.1 信号毛刺的产生及消除
        10.1.1 信号毛刺的产生
        10.1.2 信号毛刺的解决方法
      10.2 时钟问题
        10.2.1 信号的建立和保持时间
        10.2.2 全局时钟
        10.2.3 门控时钟
        10.2.4 多时钟系统
        10.3 复位和清零信号
    第11章 FPGA/CPLD器件的硬件连接
      11.1 编程工艺及方式介绍
      11.2 ByteBlaster下载电缆
      11.3 JTAG方式编程和配置
      11.4 Ps配置力式
      11.5 使用专用配置器件配置FPGA

    配送说明

    ...

    相似商品

    为你推荐